Layanan penulisan ilmiah yang disediakan oleh Perpustakaan Universitas Gunadarma
Disain dan Implementasi Full Adder dan Full Substractor Serial Data Kedalam IC FPGA Sebagai Percepatan Perkalian Matrik Dalam Operasi Citra
ABSTRAKSI :
Field Programmable Gate Array FPGA merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah dirancang sebelumnya untuk menghasilkan algoritma kompresi JPEG dan MPEG FPGA lebih mudah digunakan dan lebih cepat dalam segi pengoperasiannya dibandingkan perangkat keras yang lain karena di dalam FPGA kita dapat mengimplementasikan rangkaian rangkaian digital Tujuan penulisan ini adalah untuk menganalisis algoritma penjumlahan dan pengurangan yang lebih optimal yang dibentuk kedalam rangkaian elektonika digital dan mengimplementasi algoritma tersebut pada IC FPGA Spartan-3E dengan meminimalisasi penggunaan sumber daya dari perangkat FPGA yang digunakan Disain dan perancangan Serial Adder dan Serial Substrctor lebih efektif dibandingkan Ripple Carry Adder dan Ripple Substractor 4 bit 6 bit dan 8 bit dilihat dari segi penggunaan secara real time namun sumber daya yang digunakan lebih banyak dibandingkan rangkaian Ripple Carry Adder dan Ripple Substractor